Contribution à l’étude de la modélisation de la décharge électrostatique en vue de l’optimisation de la protection

Abstract

Les décharges électrostatiques (ESD) constituent une des principales causes de défaillance des systèmes électriques et électroniques pendant la fabrication du composant et lors de son utilisation. De plus, la fréquence des événements de la décharge électrique est augmentée par le nombre croissant de périphériques et de connectique du système. Des normes de fiabilité sévères ont été mises en place pour contrecarrer les risques liés aux décharges électrostatiques, avec des contraintes plus strictes dans des domaines tels que l’aviation ou l’automobile. Le but de cette thèse est de collecter les informations nécessaires sur les décharges électrostatiques, leur origine et leurs effets sur les composants mais aussi sur les systèmes. Après avoir présenté les notions fondamentales de ce phénomène, nous avons étudié l’impact de décharge électrostatique en utilisant le pistolet DES sur des cartes électroniques PCB. Le résultat majeur de cette étude est la possibilité de simuler la réponse d’une carte électronique à une agression ESD (conforme à la norme IEC 61000 4-2). L’approche de modélisation est validée par la comparaison avec les mesures de paramètre S et les tensions induites sur les lignes micro-rubans. Les mêmes tests sur la carte électronique PCB incluant un circuit intégré de technologie CMOS ont été effectués. Ces tests permettent de définir et améliorer le niveau de susceptibilité de carte PCB en installant des protections de type diodes TVS. L’optimisation de ces derniers est assurée par le bon emplacement des protections compatible avec le fonctionnement de carte électronique afin de ne pas perturber le système.